Postao/la ilimzn » 26 lip 2012, 11:31
Viktore, sstrsat ti dobro zbori, s tim da je stao vec na prvom problemu s tom shemom, a ima ih podosta.
Sad cu ja opet reci nesto slicno sto i on za simulator - simulator je BESKORISAN koliko god dobar bio ako ti sam itekako dobro ne razumijes kako taj sklop radi. A razlog tome je, cak i da su modeli elemenata savrseni (sto u pravilu nisu, pogotovo za MOSFET-e), jednostavno neces znati kako posgaviti simulaciju da se vidi sto se vidjeti mora - a ta simulacija NIJE nacrtati sklop, staviti generator na ulaz i gledati dijagrame bilo amplitude ili frekvencije na izlazu.
Ovo mogu itekako kategoricki tvrditi ne samo kao korisnik simulatora, vec i kao inzenjer koji je zavrsio nekakav fakultet u doba dok se nije bas tocno znalo sto ce biti 'racunarski smjer' pa su za svaki slucjaj stavili 3 predmeta u kojima se govorilo o simuliranju i modeliranju, a u jednom se u dva semestra pisao (programirao) simulator, tako da sam dosta intimno upoznat s nacinima rada simulatora, i kako se definira njihova 'tocnost'.
Datg cu ti odmah i konkretan primjer za ovu shemu - u simulatoru postoji opcija zvana UIC (Use Initial Conditions). Vecina simulatora po defaultu najprije radi tzv. staticku analizu, pri cemu zavojnice nadomjesta kratkim spojem, a kondenzatore otvorenim krugom. Proracun iz ovog koraka daje osnovne vrijednosti napona i struja u 'statici' a u stvarnosti se tu radi o 'idealnim' vrijednostima koje bi se postigle kada vi sklop najprije 'beskonacno' tako stajao - i tu odmah u startu odstupamo od realnog svijeta. Sasvim je moguce da realno sklop prilikom ukljucenja (zanemarimo sad mogucnost da se razni naponi napajanja pojavljuju u razna vremena i razlicitim brzinama postizu krajnje vrijednosti - SVE to treba simulirati da se dobije pravi uvid u rad sklopa!!!) prodje kroz sasvim razlicit set napona i struja, koji sasvim lako moze uzrokovati oscilacije, zaglavljivanje, previsoke napone ili struje i sl. UIC opcija je default, i s njom ove stvari NIKAD neces vidjeti.
Upravo ovo je kljucno za pojacalo na shemi. Sto se dogadja s izlaznim stupnjem dok se uspostavlja napon napajanja ulaznog stupnja? Primijeti uz to vrlo malu vrijednost kondenzatora C8, tamo gdje je cesto za vidjeti 100nF ili cak elektrolit od desetke pa i stotine uF. Zasto je to tako? E pa zato, jer za vrijeme ukljucivanja, izlazni stupanj ukljucuje i gornje i donje MOSFET-e, dakle, predstavlja 'kratak spoj'. Konkretno, kada bi izvor napajanja pojacala bio idealan i pojavio se istovremeno i trenutno, ovo pojacalo bi se posteno udimilo. No to nije sve:
- regulacija napona za ulazne stupnjeve je toliko zakompliocirana da je dolazak napona na ulazne stupnjeve dodatno usporen, sto pogorsava problem.
- Izlazni je stupanj u biti forma CFP-a ali je degeneriranna pojacanje 1 samo zato da bi se mogla izvesti temperaturna kompenzacija, i jos bitnije, ali kladim se neiskoristeno od strane 'konstruktora' - da su drain-ovi (kucista) MOSFET-a spojeni skupa. Konstruktora sam stavio u navodnike jer je ovo 'prepjev' topologije koju je koristila firma QSC, no u njihovom slucaju je izlaz pojacala uzemljen a centar napajanja je izlaz prema zvucniku, sto omogucava da se tranzistori bez izolacije stavljaju na hladilo/kuciste, radi smanjenja termickog otpora, cime se u prosjeku na svakih 3-4 para stedi po jedan par tranzistora (nesto manje u originalu, gdje su bili bipolarci). Na zalost 'konstruktor' to bas nije skuzio pa je doduse zadrzao mogucnost direktnog spajanja drainova, no buduci da je to izlaz, opet moraju biti izolirani od ostatka kutije, makar bilo izolirano hladilo.
- Driveri za MOSFET-e 'obrnutog' tipa su takodjer skinuti s QSC-a i slicnih shema, no kako se nije shvatila bit price, regulacija za ulazni stupanj je promasena. U ovakvim slucajevima regulacija MORA biti shunt tipa ili se moraju poduzeti mjere da se izlaz iskljuci dok se ne uspostavi napajanje ulaza u protivnom se dogadja ono sto sam gore spomenuo. Da stvar bude gora, promasili su idealnu priliku da to naprave kako treba i ustede na generiranju nepotrebne topline - pogledaj R44, 45, 46 itd, prema masi. Napon na njima ce uvijek biti cca napon napajanja manje Ugs MOSFET-a, drugim rijecima, umjesto otpora na masu, tu je sasvim lijepo mogao ici shunt regulator za ulazni stupanj!
- Proracun struje za ganjanje MOSFET-a baziran na 100kHz je nedovoljan, na toj frekvenciji fazni pomak kroz pojacalo bez NPV bi trebao biti jos uvijek minimalan, barem sto se tice izlaznog stupnja, sto obicno znaci da se proracun radi za dobru dekadu vecu frekvenciju (doduse nisam siguran kako su uopce dosli do tih cifri - MOSFET-i imaju vrlo promjenjiv ulazni kapacitet u podrucju blizu praga i kod malih napona Udg/Uds).
Sto se tice toga sto je najbolje - to i sam znas da ne postoji. Cak i uz pomnu analizu ciljeva, uvijek se nadje barem jednoznamenkasti broj mogucih rijesenja, od kojih barem 2-3 mogu biti po nekom ili vise pitanja optimalni. Glavni razlog za odabir MOSFET izlaza je u pravilu nepostojanje sekundarnog proboja, sto za velike snage daje manji broj tranzistora od usporedivog rijesenja s bipolarcima. Dakle, prva stvar koji bi onda eventualno trebalo simulirati bi bila neki jednostavni izlazni stupanj, realno opterecenje za najgori slucaj, i udri po odnosima struje i napona, tj. SOA dijagramima. Ovako to na pamet odredjivati nema bas smisla osim ako vec imas neciju gotovu shemu i vjerujes joj (pri cemu vrijedi ona, papir podnosi sve, a tek internet....).